Altera EPM3256AQC208-10N MAX 3000A CPLD 可程式化邏輯 PQFP-208

商品簡介

MAX 3000A 系列為基於 Altera MAX 架構的 低成本、高效能 可程式化邏輯裝置（PLD）。此系列採用先進 CMOS 製程，並以 EEPROM 做為配置記憶體。MAX 3000A 以 3.3V 電源運作，提供 600 至 10,000 個可用邏輯閘、ISP 系統內編程能力、最短 4.5ns 的 pin-to-pin 延遲，以及最高 227.3MHz 的計數器工作頻率。

MAX 3000A 的 −4、−5、−6、−7 與 −10 速度等級皆符合 PCI SIG PCI Local Bus Specification Revision 2.2 的時序要求。

商品特徵：

• 基於 MAX® 架構的高效能、低成本 CMOS EEPROM 型 PLD
• 透過 IEEE 1149.1 JTAG 介面提供 3.3V 系統內編程（ISP），具進階腳位鎖定能力
• ISP 電路符合 IEEE 1532 標準
• 內建 boundary-scan 測試（BST） 電路，符合 IEEE 1149.1-1990
• 進階 ISP 功能：
• 更快速的 ISP 演算法
• ISP_Done 位元確保編程完整性
• 系統內編程時自動在 I/O 腳加上上拉電阻
• 提供 600 至 10,000 個可用邏輯閘 的高密度 PLD
• 4.5ns pin-to-pin 延遲、最高 227.3MHz 計數器頻率
• MultiVolt™ I/O：核心以 3.3V 運作，I/O 腳相容 5.0V、3.3V 與 2.5V 邏輯電平
• 封裝腳位數：44～256 pin，提供 TQFP、PQFP、PLCC 與 FineLine BGA 等封裝
• 支援 Hot-socketing（熱插拔）
• 可程式化互連陣列（PIA），提供快速且可預期的邏輯路由
• 工業級溫度範圍
• PCI 相容
• 友善匯流排架構，包含可程式化轉換斜率（slew-rate control）
• 提供 open-drain 輸出 選項
• 可程式化巨集單元（macrocell）觸發器，具獨立清除、預置、時脈與時脈使能控制
• 可程式化省電模式，可降低超過 50% 單一巨集單元功耗
• 可配置擴展 product-term 分配，每個 macrocell 最多可支援 32 個 product term
• 可程式化安全位元，保護專用設計
• 進階架構特性：
• 6 或 10 個腳位／邏輯控制的輸出使能
• 兩組可選反相的全域時脈
• 改良互連資源，增強可布線性
• 可程式化輸出轉換斜率
• 由 Altera 開發系統提供軟體支援，包含 Windows PC、Sun SPARCstation、HP 9000 系列工作站
• 支援 EDIF 200/300、LPM、Verilog HDL、VHDL 等設計輸入與模擬
• 支援 Master Programming Unit、MasterBlaster、ByteBlasterMV、BitBlaster 以及其他支援 Jam（.jam）、JBC（.jbc）、SVF（.svf）格式的編程工具

商品規格

• 封裝/外殼：PQFP-208
• 工作電源電壓：3.3 V
• 電源電壓範圍：3 V - 3.6 V
• 大電池數：256 Macrocell
• 輸入/輸出數：161 I/O
• 工作溫度範圍：0°C ~ + 70°C
• 最大工作頻率：126.6 MHz
• 傳輸延遲 - 最大值：7.5 ns
• 存儲類型：EEPROM
• 濕度敏感：Yes
• 閘極數：5000
• 邏輯陣列區塊數目 - LAB：16

出貨清單

• EPM3256AQC208-10N PQFP-208 ALTERA x 1